数字电子教程

数字电子 - 主页

数字电子基础

数字系统的类型 信号类型 逻辑电平和脉冲波形 数字系统组件 数字逻辑运算 数字系统优势

数字系统

数字系统 二进制数表示 二进制运算 有符号二进制运算 八进制运算 十六进制运算 补码运算

进制转换

进制转换 二进制到十进制转换 十进制到二进制转换 二进制到八进制转换 八进制到二进制转换 八进制到十进制转换 十进制到八进制的转换 十六进制到二进制的转换 二进制到十六进制的转换 十六进制到十进制的转换 十进制到十六进制的转换 八进制到十六进制的转换 十六进制到八进制的转换

二进制代码

二进制代码 8421 BCD 码 余3码 格雷码 ASCII 码 EBCDIC 码 代码转换 错误检测和纠正码

逻辑门

逻辑门 与门 或门 非门 通用门 异或门 异或门 CMOS 逻辑门 使用二极管电阻逻辑的或门 与门与或门 两级逻辑实现 阈值逻辑

布尔代数

布尔代数 布尔代数定律 布尔函数 德摩根定理 SOP 和 POS 形式 POS 转换为标准 POS 形式

最小化技术

K-Map 最小化 三变量 K-Map 四变量 K-Map 五变量 K-Map 六变量K-Map 无关条件 Quine-McCluskey 方法 最小项和最大项 规范形式和标准形式 最大项表示 使用布尔代数进行简化

组合逻辑电路

数字组合电路 数字算术电路 多路复用器 多路复用器设计程序 多路复用通用门 使用 4:1 多路复用器的 2 变量函数 使用 8:1 多路复用器的 3 变量函数 解复用器 多路复用器与解复用器 奇偶校验位生成器和检查器 比较器 编码器 键盘编码器 优先级编码器 解码器 算术逻辑单元 7 段 LED 显示屏

代码转换器

代码转换器 二进制到十进制转换器 十进制到 BCD 转换器 BCD 到十进制转换器 二进制到格雷码转换器 格雷码到二进制转换器 BCD 到 Excess-3 转换器 Excess-3 到 BCD 转换器

加法器

半加法器 全加器 串行加器 并行加器 使用半加器的全加器 半加器与全加器 全带 NAND 门的加法器 带 NAND 门的半加法器 二进制加法器-减法器

减法器

半减法器 全减法器 并行减法器 使用 2 个半减法器的全减法器 使用 NAND 的半减法器门

顺序逻辑电路

时序电路 时钟信号和触发 锁存器 移位寄存器 移位寄存器应用 二进制寄存器 双向移位寄存器 计数器 二进制计数器 非二进制计数器 同步计数器的设计 同步与异步计数器 有限状态机 算法状态机

触发器

触发器 触发器的转换 D 触发器 JK 触发器 T 触发器 SR 触发器 时钟控制 SR 触发器 非时钟控制 SR 触发器 时钟控制 JK 触发器 JK 至 T 触发器 SR 至 JK触发器 触发器:触发方法 主从 JK 触发器 竞争条件

A/D 和 D/A 转换器

模拟数字转换器 数字模拟转换器 DAC 和 ADC IC

逻辑门的实现

使用 NAND 门实现非门 使用 NAND 门实现或门 使用 NAND 门实现 AND 门 使用 NAND 门实现 NOR 门 使用 NAND 门实现 XOR 门 使用 NAND 门实现 XNOR 门 使用 NOR 门实现 NOT 门 使用 NOR 门实现 OR 门 使用 NOR 门实现 AND 门 NAND 门和 NOR 门之间的区别 使用 NOR 门实现 XOR 门 使用 NOR 门实现 XNOR 门 使用 CMOS 的 NAND/NOR 门 使用 NAND 门的全减法器 使用 2:1 MUX 的 AND 门 使用 2:1 MUX 的 OR 门 使用 2:1 MUX 的非门

存储设备

存储设备 RAM 和 ROM 高速缓存设计

可编程逻辑设备

可编程逻辑设备 可编程逻辑阵列 可编程阵列逻辑 现场可编程门阵列

数字电子系列

数字电子系列

CPU 架构

CPU 架构

数字电子资源

数字电子 - 资源 数字电子 - 讨论


逻辑电平和脉冲波形

数字系统是一种利用二进制数字系统工作的电子系统。换句话说,数字系统是一种双态电子系统,用于表示两个二进制数字 0 和 1,其中 0 表示系统的低或"关闭"状态,而 1 表示系统的高或"打开"状态。

在数字电子领域,不同的电压电平用于表示数字信号中的两个二进制值,即 0 和 1。这些电压电平称为逻辑电平

在本章中,我们将学习逻辑电平和脉冲波形的概念。

什么是逻辑电平?

在数字电子技术中,表示特定二进制值 0 或 1 的电压电平称为逻辑电平。这里,二进制值 0 表示低电平,而二进制值 1 表示高电平。

因此,逻辑电平可分为以下两种类型 −

  • 高逻辑电平
  • 低逻辑电平

让我们详细讨论一下这两种逻辑电平。

高逻辑电平

在数字系统中,接近系统可以处理而不会损坏的最大电压电平的电压电平称为高逻辑电平

高逻辑电平用二进制数字"1"表示。高逻辑电平的电压电平取决于用于设计系统的技术标准。通常,2 V 和 5 V 之间的电压值代表高逻辑电平或 1。

低逻辑电平

在数字系统中,低逻辑电平定义为系统保持关闭状态的最大电压电平。

低逻辑电平用二进制数字"0"表示。与高逻辑电平类似,低逻辑电平的电压电平取决于用于设计系统的技术标准。在实际操作中,0 V 和 0.8 V 之间的电压值代表低逻辑电平或逻辑 0。

在大多数实际数字系统中,接地电压用于表示低逻辑电平。

注意 − 电压值 0.8 V 和 2 V 之间的电压范围称为不确定逻辑范围。如果数字信号介于 0.8 和 2 V 之间,则系统的响应是不可预测的。

什么是脉冲?

脉冲是一种电子信号,可以在两种可能的状态(即高状态和低状态)之间突然改变。

用于表示脉冲转换的图形称为脉冲波形。脉冲在数字系统、通信系统以及许多其他电子设备和电路的运行中非常重要。

根据开关特性,脉冲可分为以下两种类型 −

  • 正脉冲 −当信号正常地从低逻辑电平变为高逻辑电平,然后返回到其正常的低逻辑电平时,则称为正脉冲。
  • 负脉冲 − 当信号正常地从高逻辑电平变为低逻辑电平,然后返回到其正常的高逻辑电平时,则称为负脉冲。

正脉冲和负脉冲的脉冲波形如下图所示。

逻辑电平和脉冲波形

脉冲有两个边沿,分别为前沿后沿

对于正脉冲,从低逻辑电平到高逻辑电平的边沿称为前沿,从高逻辑电平到低逻辑电平的边沿称为后沿。

对于负脉冲,从高逻辑电平到低逻辑电平的边沿称为前沿,从低逻辑电平到高逻辑电平的边沿称为后沿。

上图所示的正、负脉冲波形是理想脉冲波形,因为它们的前沿和后沿是瞬时变化的,即在零时间内。但在实际操作中,脉冲的边沿不会瞬间从低逻辑电平变为高逻辑电平或从高逻辑电平变为低逻辑电平。

需要有限时间从低逻辑电平变为高逻辑电平和反之亦然的脉冲波形被称为非理想脉冲波形

非理想脉冲波形

在非理想脉冲波形的情况下,脉冲从低逻辑电平变为高逻辑电平所需的时间称为上升时间。脉冲从高逻辑电平变为低逻辑电平所用的时间称为下降时间

脉冲波形的类型

数字系统中使用的脉冲波形主要分为以下两种类型 −

周期波形

以规则的时间间隔重复的脉冲波形称为周期波形。完成一个周期所用的时间称为周期波形的时间周期

非周期波形

不以规则的时间间隔重复的脉冲波形称为非周期或非周期波形

结论

总之,"逻辑电平"是数字系统中用来表示系统状态的概念。数字系统中有两种可能的逻辑电平,即高逻辑电平和低逻辑电平。高逻辑电平用二进制 1 表示,而低逻辑电平用二进制 0 表示。

数字信号或脉冲的图形表示称为"脉冲波形"。脉冲波形用于表示脉冲或数字信号的转换或数字系统的状态。在本章中,我们讨论了逻辑电平和脉冲波形的概念。在下一章中,我们将学习"数字系统的组成部分"。