数字电子教程

数字电子 - 主页

数字电子基础

数字系统的类型 信号类型 逻辑电平和脉冲波形 数字系统组件 数字逻辑运算 数字系统优势

数字系统

数字系统 二进制数表示 二进制运算 有符号二进制运算 八进制运算 十六进制运算 补码运算

进制转换

进制转换 二进制到十进制转换 十进制到二进制转换 二进制到八进制转换 八进制到二进制转换 八进制到十进制转换 十进制到八进制的转换 十六进制到二进制的转换 二进制到十六进制的转换 十六进制到十进制的转换 十进制到十六进制的转换 八进制到十六进制的转换 十六进制到八进制的转换

二进制代码

二进制代码 8421 BCD 码 余3码 格雷码 ASCII 码 EBCDIC 码 代码转换 错误检测和纠正码

逻辑门

逻辑门 与门 或门 非门 通用门 异或门 异或门 CMOS 逻辑门 使用二极管电阻逻辑的或门 与门与或门 两级逻辑实现 阈值逻辑

布尔代数

布尔代数 布尔代数定律 布尔函数 德摩根定理 SOP 和 POS 形式 POS 转换为标准 POS 形式

最小化技术

K-Map 最小化 三变量 K-Map 四变量 K-Map 五变量 K-Map 六变量K-Map 无关条件 Quine-McCluskey 方法 最小项和最大项 规范形式和标准形式 最大项表示 使用布尔代数进行简化

组合逻辑电路

数字组合电路 数字算术电路 多路复用器 多路复用器设计程序 多路复用通用门 使用 4:1 多路复用器的 2 变量函数 使用 8:1 多路复用器的 3 变量函数 解复用器 多路复用器与解复用器 奇偶校验位生成器和检查器 比较器 编码器 键盘编码器 优先级编码器 解码器 算术逻辑单元 7 段 LED 显示屏

代码转换器

代码转换器 二进制到十进制转换器 十进制到 BCD 转换器 BCD 到十进制转换器 二进制到格雷码转换器 格雷码到二进制转换器 BCD 到 Excess-3 转换器 Excess-3 到 BCD 转换器

加法器

半加法器 全加器 串行加器 并行加器 使用半加器的全加器 半加器与全加器 全带 NAND 门的加法器 带 NAND 门的半加法器 二进制加法器-减法器

减法器

半减法器 全减法器 并行减法器 使用 2 个半减法器的全减法器 使用 NAND 的半减法器门

顺序逻辑电路

时序电路 时钟信号和触发 锁存器 移位寄存器 移位寄存器应用 二进制寄存器 双向移位寄存器 计数器 二进制计数器 非二进制计数器 同步计数器的设计 同步与异步计数器 有限状态机 算法状态机

触发器

触发器 触发器的转换 D 触发器 JK 触发器 T 触发器 SR 触发器 时钟控制 SR 触发器 非时钟控制 SR 触发器 时钟控制 JK 触发器 JK 至 T 触发器 SR 至 JK触发器 触发器:触发方法 主从 JK 触发器 竞争条件

A/D 和 D/A 转换器

模拟数字转换器 数字模拟转换器 DAC 和 ADC IC

逻辑门的实现

使用 NAND 门实现非门 使用 NAND 门实现或门 使用 NAND 门实现 AND 门 使用 NAND 门实现 NOR 门 使用 NAND 门实现 XOR 门 使用 NAND 门实现 XNOR 门 使用 NOR 门实现 NOT 门 使用 NOR 门实现 OR 门 使用 NOR 门实现 AND 门 NAND 门和 NOR 门之间的区别 使用 NOR 门实现 XOR 门 使用 NOR 门实现 XNOR 门 使用 CMOS 的 NAND/NOR 门 使用 NAND 门的全减法器 使用 2:1 MUX 的 AND 门 使用 2:1 MUX 的 OR 门 使用 2:1 MUX 的非门

存储设备

存储设备 RAM 和 ROM 高速缓存设计

可编程逻辑设备

可编程逻辑设备 可编程逻辑阵列 可编程阵列逻辑 现场可编程门阵列

数字电子系列

数字电子系列

CPU 架构

CPU 架构

数字电子资源

数字电子 - 资源 数字电子 - 讨论


数字电子技术 - K-Map 最小化

什么是卡诺图?

在数字电子系统的实现中,布尔表达式的简化是最重要的步骤之一,因为它可以降低硬件复杂性和生产成本。有几种工具和方法可用于简化复杂的布尔表达式。K-Map 或卡诺图就是其中一种简化方法。K-Map 由 Maurice Karnaugh 于 1953 年开发。它是一种用于简化布尔表达式的视觉或图形方法。

当布尔表达式中的变量数小于或等于四个时,K-Map 是最有效的简化工具之一。但是,对于五个、六个或更多变量,K-Map 变得相当困难。

K-Map 或卡诺图利用二维表来简化布尔函数。随着布尔函数中变量数量的增加,该表的大小会大大增加。

图 1 显示了两个变量、三个变量和四个变量的 K-Map 的一些典型示例。

Digital Electronics K-map Minimization

从图 1 中可以清楚地看出,卡诺图中的方块或单元的数量取决于表达式中的变量数量。

如果 n 是给定布尔函数中的变量数量,则相应的卡诺图 (K-Map) 将有 2n 个方块或单元。例如,如果布尔函数中的变量数为 3,则相应的 K-Map 将具有 8(= 23)个单元格。

卡诺图的结构

所有卡诺图或 K-Map 都具有如图 1 所示的广义类似结构。典型的 K-Map 有一个包含某些单元格的表格。在该表的左上角,一组变量表示为 A、B、C、D。这些变量基本上是需要简化的逻辑表达式中涉及的输入变量。

这些输入变量的值以二进制形式沿其各自的边表示,即在表的顶部和左侧。

从以上示例中可以看出,K-Map 顶部和左侧的二进制数不是按其正常二进制顺序排列的,而是按格雷码排列的。格雷码用于确保两个物理相邻的单元格实际上是相邻的。这使得在最小化布尔表达式时分组过程更容易。

为了简化 K-Map 的读取,K-Map 的每个单元格都分配有一个十进制数,表示在单元格的右下角。例如,在三变量 K-Map(图 1)中,K-Map 的第二个单元格表示位模式 001,因此该单元格由其十进制等效值 1 表示。

K-Map 简化

K-Map 或卡诺图简化过程从在右侧 K-map 单元格中输入变量值开始,无论是以 SOP(乘积和)形式还是 POS(和的乘积)形式。之后,我们需要对 1 的最大数量(在 SOP 形式的情况下)或 0 的最大数量(在 POS 形式的情况下)进行分组。这些组中的每一个都必须是 2 的幂,并且必须按降序进行。

分组完成后,每个组都必须用输入变量的组合来表示,这些输入变量对应于相关行和列上的公共二进制值。最后,所有组合都表达了布尔函数的输出表达式。

卡诺图的优点

以下是卡诺图的重要优点 −

  • 对于简化布尔表达式,K-map 不需要布尔代数定理的知识。
  • 与其他简化技术相比,卡诺图在逻辑表达式的简化过程中涉及的步骤较少。

卡诺图的局限性

以下是卡诺图的主要局限性 −

  • 卡诺图最重要的局限性是,只有当布尔表达式的变量数量较少时,它才有效。随着逻辑表达式中变量数量的增加,情况会变得相当复杂。
  • 使用 K-Map 简化具有大于或等于五个变量的布尔函数非常复杂。
  • 使用 K-map 很难使具有超过 5 个变量的方程式正确。

结论

卡诺图或 K-Map 是简化最多 4 个变量的布尔表达式的有效工具。它是一种简化逻辑表达式的简单方法,因为它不使用布尔代数定理。K-Map 的另一个优点是它是一种可视化的简化方法。但是,当逻辑表达式中的变量等于或大于 5 时,K-map 变得复杂且效率低下。