数字电子教程

数字电子 - 主页

数字电子基础

数字系统的类型 信号类型 逻辑电平和脉冲波形 数字系统组件 数字逻辑运算 数字系统优势

数字系统

数字系统 二进制数表示 二进制运算 有符号二进制运算 八进制运算 十六进制运算 补码运算

进制转换

进制转换 二进制到十进制转换 十进制到二进制转换 二进制到八进制转换 八进制到二进制转换 八进制到十进制转换 十进制到八进制的转换 十六进制到二进制的转换 二进制到十六进制的转换 十六进制到十进制的转换 十进制到十六进制的转换 八进制到十六进制的转换 十六进制到八进制的转换

二进制代码

二进制代码 8421 BCD 码 余3码 格雷码 ASCII 码 EBCDIC 码 代码转换 错误检测和纠正码

逻辑门

逻辑门 与门 或门 非门 通用门 异或门 异或门 CMOS 逻辑门 使用二极管电阻逻辑的或门 与门与或门 两级逻辑实现 阈值逻辑

布尔代数

布尔代数 布尔代数定律 布尔函数 德摩根定理 SOP 和 POS 形式 POS 转换为标准 POS 形式

最小化技术

K-Map 最小化 三变量 K-Map 四变量 K-Map 五变量 K-Map 六变量K-Map 无关条件 Quine-McCluskey 方法 最小项和最大项 规范形式和标准形式 最大项表示 使用布尔代数进行简化

组合逻辑电路

数字组合电路 数字算术电路 多路复用器 多路复用器设计程序 多路复用通用门 使用 4:1 多路复用器的 2 变量函数 使用 8:1 多路复用器的 3 变量函数 解复用器 多路复用器与解复用器 奇偶校验位生成器和检查器 比较器 编码器 键盘编码器 优先级编码器 解码器 算术逻辑单元 7 段 LED 显示屏

代码转换器

代码转换器 二进制到十进制转换器 十进制到 BCD 转换器 BCD 到十进制转换器 二进制到格雷码转换器 格雷码到二进制转换器 BCD 到 Excess-3 转换器 Excess-3 到 BCD 转换器

加法器

半加法器 全加器 串行加器 并行加器 使用半加器的全加器 半加器与全加器 全带 NAND 门的加法器 带 NAND 门的半加法器 二进制加法器-减法器

减法器

半减法器 全减法器 并行减法器 使用 2 个半减法器的全减法器 使用 NAND 的半减法器门

顺序逻辑电路

时序电路 时钟信号和触发 锁存器 移位寄存器 移位寄存器应用 二进制寄存器 双向移位寄存器 计数器 二进制计数器 非二进制计数器 同步计数器的设计 同步与异步计数器 有限状态机 算法状态机

触发器

触发器 触发器的转换 D 触发器 JK 触发器 T 触发器 SR 触发器 时钟控制 SR 触发器 非时钟控制 SR 触发器 时钟控制 JK 触发器 JK 至 T 触发器 SR 至 JK触发器 触发器:触发方法 主从 JK 触发器 竞争条件

A/D 和 D/A 转换器

模拟数字转换器 数字模拟转换器 DAC 和 ADC IC

逻辑门的实现

使用 NAND 门实现非门 使用 NAND 门实现或门 使用 NAND 门实现 AND 门 使用 NAND 门实现 NOR 门 使用 NAND 门实现 XOR 门 使用 NAND 门实现 XNOR 门 使用 NOR 门实现 NOT 门 使用 NOR 门实现 OR 门 使用 NOR 门实现 AND 门 NAND 门和 NOR 门之间的区别 使用 NOR 门实现 XOR 门 使用 NOR 门实现 XNOR 门 使用 CMOS 的 NAND/NOR 门 使用 NAND 门的全减法器 使用 2:1 MUX 的 AND 门 使用 2:1 MUX 的 OR 门 使用 2:1 MUX 的非门

存储设备

存储设备 RAM 和 ROM 高速缓存设计

可编程逻辑设备

可编程逻辑设备 可编程逻辑阵列 可编程阵列逻辑 现场可编程门阵列

数字电子系列

数字电子系列

CPU 架构

CPU 架构

数字电子资源

数字电子 - 资源 数字电子 - 讨论


异步或非时钟 SR 触发器

什么是 SR 触发器?

在数字电子技术中,SR 触发器是一种顺序逻辑电路,具有两个输入,即 S 和 R,以及两个输出,即 Q 和 Q'。

输入 S 表示"设置",输入 R 表示"重置"。输出 Q 是触发器的正常输出,Q' 是触发器的反相输出,它是触发器正常输出 Q 的补码。 SR 触发器是一种单比特存储设备,用于多种数字电子系统。

SR 触发器的基本框图如图 1 所示。

什么是 S-R 触发器

根据时钟信号的存在与否,SR 触发器可分为两种类型,即 同步 SR 触发器异步 SR 触发器。同步 SR 触发器仅在时钟信号激活时才产生输出。因此,它也被称为时钟 SR 触发器。

另一方面,异步 SR 触发器是只要将输入应用于电路,其输出就可用的触发器。异步 SR 触发器也称为非时钟 SR 触发器,因为其输出不受时钟信号控制,而仅受施加的输入控制。

正如本文标题所暗示的,这里我们只讨论异步或非时钟 SR 触发器。

什么是异步 SR 触发器?

异步 SR 触发器,也称为非时钟 SR 触发器或简称为 SR 锁存器,是一种顺序逻辑电路,用于存储一位二进制信息。它有两个输入和两个输出。输入是触发器的 S(表示"设置"输入)和 R(表示"重置"输入)。第一个输出是 Q,称为触发器的正常输出,另一个输出是 Q',称为互补输出。

异步或非时钟 SR 触发器的框图如图 2 所示。

什么是异步 S-R 触发器

非时钟或异步 SR 触发器可以通过使用两个交叉耦合的 NOR 门或 NAND 门来构造。

现在让我们讨论 SR 触发器的每种构造(使用 NOR 门和使用 NAND 门)及其操作和真值表。

使用 NOR 门的异步 SR 触发器

如前所述,非时钟 SR 触发器可以通过使用两个交叉耦合的NOR 门如图 3 所示。

使用 NOR 门的异步 S-R 触发器

它有两个输入,即 S(设置)R(重置),以及两个输出,即 Q(正常输出)Q'(反相输出)

对于输入 S 和 R 的不同可能组合,此异步 SR 触发器按如下所述运行 −

  • 当 S = 0 且 R = 0 − 在这种情况下,两个 NOR 门的输入均为逻辑 0。因此,对电路的输出没有影响。因此,输出仍保持其先前的状态。无时钟 SR 触发器的这种条件称为"无变化"或"保持条件"。
  • 当 S = 1 且 R = 0 − 在这种情况下,NOR 门 A 的输出将变为零,因为输入 S 为逻辑 1。因此,NOR 门 B 的两个输入都变为逻辑 0,因此,NOR 门 B 的输出为逻辑 1,使 Q 等于 1。这称为无时钟 SR 触发器的"设置条件"。
  • 当 S = 0 且 R = 1 −在这种情况下,NOR 门 B 的输出将变为零,因为输入 R 为逻辑 1,即 Q = 0。结果,NOR 门 A 的两个输入都变为逻辑 0,因此,NOR 门 A 的输出为逻辑 1,使 Q' 等于 1 且 Q = 0。这称为无时钟 SR 触发器的"复位条件"。
  • 当 S = 1 且 R = 1 − 这称为 SR 触发器的"禁止条件无效状态",因为这种输入组合迫使两个 NOR 门的输出变为逻辑 0,这是不可能的。

SR 触发器的真值表

基于上述操作的无时钟 SR 触发器的真值表如下所示。

S R Q 描述
0 0 NC 无变化
0 1 0 重置
1 0 1 设置
1 1 X Forbidden

使用 NAND 门的异步 SR 触发器

我们还可以使用两个交叉耦合的 NAND 门来实现无时钟 SR 触发器。使用 NAND 门的异步 SR 触发器如下图 4 所示。

使用 NAND 门的异步 S-R 触发器

可以看出,异步 SR 触发器是一个低电平有效输入 SR 触发器。现在,让我们讨论异步 SR 触发器在不同可能输入组合下的工作情况。

  • 当 S = 0 且 R = 0 时,即 S' = 1 且 R' = 1 − 在这种情况下,两个输入(即 S' 和 R')均为逻辑 1,因此输出保持先前状态。这称为 SR 触发器的保持状态。
  • 当 S = 0 且 R = 1 时,即 S' = 1 且 R' = 0 −在这种情况下,输入 S' 为逻辑 1,输入 R' 为逻辑 0。因此,NAND 门 B 的输出将变为逻辑 1。因此,NAND 门 A 的输出,即 Q 变为逻辑 1。这称为触发器的复位状态。
  • 当 S = 1 且 R = 0 时,即 S' = 0 且 R' = 1 − 在这种情况下,输入 S' 为逻辑 0,输入 R' 为逻辑 1。由于输入 S' 为逻辑 0,因此 NAND 门 A 的输出,即 Q 变为逻辑 1。这称为 SR 触发器的置位状态。
  • 当 S = 1 且 R = 1 时,即 S' = 0 且 R' = 0 −在这种情况下,两个输入都是逻辑 0,即两个 NAND 门的输出必须为逻辑 1,这是不允许的,因为输出必须互相补充。这被称为触发器的禁止或无效状态。

使用 NAND 门的异步 SR 触发器的真值表

基于此讨论,我们可以推导出使用 NAND 门实现的异步 SR 触发器的真值表。

S S' R R' Q 描述
0 1 0 1 NC 无变化
0 1 1 0 0 重置
1 0 0 1 1 设置
1 0 1 0 X 禁止

这都是关于数字电子产品中的异步或非时钟 SR 触发器