使用 CMOS 实现 NAND/NOR 门

在数字电子技术中，NAND 和 NOR 门是两个通用逻辑门，用于对多个输入变量执行布尔运算。这些门根据所应用的输入组合产生输出。

NAND 和 NOR 门是数字电路和系统中的基本构建块。我们可以用不同的技术(如 DTL、RTL、TTL 和 CMOS)设计和实现 NAND 和 NOR 门。本章介绍使用 CMOS 技术实现 NAND 和 NOR 门。

在 CMOS(互补金属氧化物半导体)技术中，NAND 和 NOR 逻辑门是通过将 NMOS 和 PMOS 晶体管串联和并联连接来设计的。下图显示了 CMOS 技术的 2 输入逻辑门的框图。

在深入了解使用 CMOS 技术的 NAND 和 NOR 门之前。让我们首先分别研究 NAND 和 NOR 门的基础知识。

NAND 门

NAND 门是 NOT 门和 AND 门的组合，其中 NOT 门连接到 AND 门的输出。因此，它也被称为 NOTed AND 门。

$$\mathrm{AND \: Gate \: + \: NOT \: Gate \: = \: NAND \: Gate}$$

双输入 NAND 门的逻辑电路符号如下图所示 −

当所有输入都为高电平或逻辑 1 时，NAND 门产生低电平或逻辑 0 输出。对于所有其他输入组合，它产生高电平或逻辑 1 输出。

NAND 门的真值表

两个输入 NAND 门的真值表输入 NAND 门 显示在此处 −

从这个真值表，我们可以写出 NAND 门的布尔表达式，如下所示。

$$\mathrm{Y \: = \: \overline{A\cdot B}}$$

这里，Y 是输出变量，A 和 B 是输入变量。

NOR 门

NOR 门是数字电子技术中的通用逻辑门。它是两个基本逻辑门的组合，即 NOT 门和 OR 门，通过将 NOT 门连接到 OR 门的输出来实现。因此，

$$\mathrm{OR \: 门 \: + \: NOT \: 门 \: = \: NOR \: 门}$$

当所有输入都为低或逻辑 0 时，NOR 门的输出为高或逻辑 1。对于所有其他输入组合，NOR 门的输出为低或逻辑 0。

NOR 门的真值表

以下是 双输入 NOR 门的真值表，描述其操作 −

从该真值表中，我们可以写出 NOR 门的布尔表达式，如下所示。

$$\mathrm{Y \: = \: \overline{A \: + \: B}}$$

这里，Y 是输出变量，A 和 B 是输入变量。

以上就是 NAND 和 NOR 门的基础知识。现在让我们讨论使用 CMOS 技术实现 NAND 和 NOR 门。

使用 CMOS 技术的 NAND 门

NAND 门可以使用 PMOS 和 NMOS 晶体管在 CMOS 技术中实现。 CMOS技术的双输入NAND门的电路图如下图所示−

它由两个PMOS晶体管Q1和Q2以及两个NMOS晶体管Q3和Q4组成。 PMOS 晶体管并联在电源 V_DD 和输出端 Y 之间。同样，NMOS 晶体管串联在输出端 Y 和接地端 GND 之间。

现在，让我们了解该 CMOS NAND 门的操作。

情况 1:当输入 A 为低且输入 B 为低时

在这种情况下，当输入 A 和 B 都为低时，PMOS 晶体管 Q1 和 Q2 导通，NMOS 晶体管 Q3 和 Q4 截止。因此，电源电压 V_DD 和输出端 Y 之间存在闭合路径。

因此，输出 Y 将连接到电压电平 V_DD。此外，由于两个 NMOS 晶体管都截止，因此输出端和接地端之间没有路径。在此条件下，输出线将保持电压电平为 V_DD，表示输出为高电平。

因此，当 A = 0 且 B = 0 时，Y = 1

情况 2:当输入 A 为低电平且输入 B 为高电平时

在这种情况下，PMOS 晶体管 Q1 将导通，而 PMOS 晶体管 Q2 将关断。NMOS 晶体管 Q3 将关断，NMOS 晶体管 Q4 将导通。

对于 CMOS 晶体管的这种开关条件，电源 V_DD 将通过 PMOS 晶体管 Q1 获得到输出端的路径。由于 NMOS 晶体管 Q3 和 Q4 串联连接，并且 NMOS 晶体管 Q3 关断。因此，输出端和接地端之间没有路径。

因此，输出端 Y 的电压电平保持在 V_DD，并产生高输出。

因此，当 A = 0 且 B = 1 时，Y = 1

情况 3:当输入 A 为高且输入 B 为低时

在这种情况下，PMOS 晶体管 Q1 将关闭，PMOS 晶体管 Q2 将打开。NMOS 晶体管 Q3 将打开，NMOS 晶体管 Q4 将关闭。

在 CMOS 晶体管的这种开关条件下，输出端将通过 PMOS 晶体管 Q2 连接到电源。由于两个 NMOS 晶体管串联连接，并且 NMOS 晶体管 Q4 处于关闭状态。因此，输出端和接地端之间没有路径。

因此，输出线将保持电压电平为 V_DD，并产生高输出。

因此，当 A = 1 且 B = 0 时，Y = 1

情况 4:当输入 A 为高且输入 B 为高时

在这种情况下，PMOS 晶体管 Q1 和 Q2 都将关闭，而两个 NMOS 晶体管都将打开。在这种情况下，输出端和电源 V_DD 之间没有路径，但输出端和接地端之间存在直接路径。这会导致输出端的电压电平为地，并产生低输出。

因此，当 A = 1 且 B = 1 时，Y = 0

此 CMOS NAND 门的操作如以下真值表 − 所示。

以上就是使用 CMOS 技术实现 NAND 门以及其在不同输入组合下的操作。

现在让我们讨论使用 CMOS 技术实现 NOR 门及其操作。

使用 CMOS 技术的 NOR 门

与 CMOS NAND 门类似，我们也可以使用 PMOS 和 NMOS 晶体管设计 NOR 门。使用 CMOS 技术的双输入 NOR 门的电路图如下图所示 −

此 CMOS NOR 门是使用两个 PMOS 晶体管 Q1 和 Q2 以及两个 NMOS 晶体管 Q3 和 Q4 设计的。 PMOS 晶体管串联连接在电源电压 V_DD 和输出端 Y 之间。NMOS 晶体管并联连接在输出端 Y 和接地端 GND 之间。

现在，让我们了解一下此 CMOS 电路如何作为双输入 NOR 门运行。

情况 1:当输入 A 为低且输入 B 为低时

在这种情况下，PMOS 晶体管 Q1 和 Q2 都将导通，而 NMOS 晶体管 Q3 和 Q4 都将关断。

在 CMOS 晶体管的这种开关条件下，通过导通的 PMOS 晶体管，电源电压 V_DD 和输出端 Y 之间存在一条路径。但输出端 Y 和接地端 GND 之间没有路径。这使得输出保持在电压电平 V_DD，因此输出将为高电平。

因此，当 A = 0 且 B = 0 时，Y = 1

情况 2:当输入 A 为低电平且输入 B 为高电平时

在这种情况下，PMOS 晶体管 Q1 导通，PMOS 晶体管 Q2 关断，NMOS 晶体管 Q3 关断，NMOS 晶体管 Q4 导通。

由于 PMOS 晶体管 Q1 和 Q2 串联连接，晶体管 Q2 关断。因此，电源 V_DD 和输出端 Y 之间没有路径。但通过导通的 NMOS 晶体管 Q4，输出线 Y 和接地端 GND 之间存在连接。这会将输出端设置为接地电压，并使输出为低电平。

因此，当 A = 0 且 B = 1 时，Y = 0

情况 3:当输入 A 为高电平且输入 B 为低电平时

在这种情况下，PMOS 晶体管 Q1 为 OFF，PMOS 晶体管 Q2 为 ON，NMOS 晶体管 Q3 为 ON，NMOS 晶体管 Q4 为 OFF。

在这种情况下，由于 PMOS 晶体管 Q1 为 OFF，电源 V_DD 和输出线 Y 之间没有闭合路径。但通过 NMOS 晶体管 Q3 为 ON，输出线 Y 和接地端 GND 之间有闭合。因此，输出端连接到地电位并使输出为低电平。

因此，当 A = 1 且 B = 0 时，Y = 0

情况 4 – 当输入 A 为高电平且输入 B 为高电平时

在这种情况下，PMOS 晶体管 Q1 和 Q2 均处于关闭状态，而 NMOS 晶体管 Q3 和 Q4 均处于打开状态。在这种情况下，电源电压 V_DD 和输出端 Y 之间没有路径。但输出端 Y 和接地端 GND 之间存在闭合路径。这样可将输出线保持在接地电压水平，因此输出将为低电平。

因此，当 A = 1 且 B = 1 时，Y = 0

CMOS NOR 门的完整操作可以总结为真值表的形式，如下所示。

使用 CMOS 技术的 NAND 和 NOR 门的优势

采用 CMOS 技术实现的 NAND 和 NOR 门相比其他技术具有多种优势。CMOS NAND 和 NOR 门的一些主要优势如下 −

• CMOS NAND 和 NOR 门功耗相对较低。这一优势使得这些逻辑门非常适合用于电池供电设备。
• 使用 CMOS 技术设计的 NAND 和 NOR 门具有较高的抗噪声和干扰能力。它们可以设计为具有更宽的工作电压范围。
• CMOS 技术提供高密度集成，允许在单个芯片上实现大量 NAND 和 NOR 门。这些门提供对称的输出特性，使其能够与不同类型的数字电路无缝集成。
• CMOS技术是一种成熟、经济高效的半导体制造技术。因此，CMOS NAND 和 NOR 门相对容易制造且成本低廉。

CMOS NAND 和 NOR 门的应用

CMOS NAND 和 NOR 门因其优点和多功能性而广泛应用于以下应用 −

• CMOS NAND 和 NOR 门广泛用于逻辑电路设计以执行逻辑运算。
• 在数字系统中，CMOS NAND 和 NOR 门用于实现加法器、减法器、乘法器等算术电路。
• 它们还用于存储单元以实现存储单元结构。
• CMOS NAND 和 NOR 门还用于设计多路复用器和多路分解器。
• CMOS NAND 和 NOR 门的一些其他常见应用包括数字信号处理、数字定时电路、模拟到数字转换、数字通信等。

结论

CMOS NAND 和 NOR 门广泛应用于数字电子领域的各种应用。这种类型的 NAND 和 NOR 门具有高效率、低功耗、多功能性、低成本、高可靠性等优点。

在本章中，我们解释了使用 CMOS 技术实现 NAND 和 NOR 门以及它们的优点和应用。