数字电子教程

数字电子 - 主页

数字电子基础

数字系统的类型 信号类型 逻辑电平和脉冲波形 数字系统组件 数字逻辑运算 数字系统优势

数字系统

数字系统 二进制数表示 二进制运算 有符号二进制运算 八进制运算 十六进制运算 补码运算

进制转换

进制转换 二进制到十进制转换 十进制到二进制转换 二进制到八进制转换 八进制到二进制转换 八进制到十进制转换 十进制到八进制的转换 十六进制到二进制的转换 二进制到十六进制的转换 十六进制到十进制的转换 十进制到十六进制的转换 八进制到十六进制的转换 十六进制到八进制的转换

二进制代码

二进制代码 8421 BCD 码 余3码 格雷码 ASCII 码 EBCDIC 码 代码转换 错误检测和纠正码

逻辑门

逻辑门 与门 或门 非门 通用门 异或门 异或门 CMOS 逻辑门 使用二极管电阻逻辑的或门 与门与或门 两级逻辑实现 阈值逻辑

布尔代数

布尔代数 布尔代数定律 布尔函数 德摩根定理 SOP 和 POS 形式 POS 转换为标准 POS 形式

最小化技术

K-Map 最小化 三变量 K-Map 四变量 K-Map 五变量 K-Map 六变量K-Map 无关条件 Quine-McCluskey 方法 最小项和最大项 规范形式和标准形式 最大项表示 使用布尔代数进行简化

组合逻辑电路

数字组合电路 数字算术电路 多路复用器 多路复用器设计程序 多路复用通用门 使用 4:1 多路复用器的 2 变量函数 使用 8:1 多路复用器的 3 变量函数 解复用器 多路复用器与解复用器 奇偶校验位生成器和检查器 比较器 编码器 键盘编码器 优先级编码器 解码器 算术逻辑单元 7 段 LED 显示屏

代码转换器

代码转换器 二进制到十进制转换器 十进制到 BCD 转换器 BCD 到十进制转换器 二进制到格雷码转换器 格雷码到二进制转换器 BCD 到 Excess-3 转换器 Excess-3 到 BCD 转换器

加法器

半加法器 全加器 串行加器 并行加器 使用半加器的全加器 半加器与全加器 全带 NAND 门的加法器 带 NAND 门的半加法器 二进制加法器-减法器

减法器

半减法器 全减法器 并行减法器 使用 2 个半减法器的全减法器 使用 NAND 的半减法器门

顺序逻辑电路

时序电路 时钟信号和触发 锁存器 移位寄存器 移位寄存器应用 二进制寄存器 双向移位寄存器 计数器 二进制计数器 非二进制计数器 同步计数器的设计 同步与异步计数器 有限状态机 算法状态机

触发器

触发器 触发器的转换 D 触发器 JK 触发器 T 触发器 SR 触发器 时钟控制 SR 触发器 非时钟控制 SR 触发器 时钟控制 JK 触发器 JK 至 T 触发器 SR 至 JK触发器 触发器:触发方法 主从 JK 触发器 竞争条件

A/D 和 D/A 转换器

模拟数字转换器 数字模拟转换器 DAC 和 ADC IC

逻辑门的实现

使用 NAND 门实现非门 使用 NAND 门实现或门 使用 NAND 门实现 AND 门 使用 NAND 门实现 NOR 门 使用 NAND 门实现 XOR 门 使用 NAND 门实现 XNOR 门 使用 NOR 门实现 NOT 门 使用 NOR 门实现 OR 门 使用 NOR 门实现 AND 门 NAND 门和 NOR 门之间的区别 使用 NOR 门实现 XOR 门 使用 NOR 门实现 XNOR 门 使用 CMOS 的 NAND/NOR 门 使用 NAND 门的全减法器 使用 2:1 MUX 的 AND 门 使用 2:1 MUX 的 OR 门 使用 2:1 MUX 的非门

存储设备

存储设备 RAM 和 ROM 高速缓存设计

可编程逻辑设备

可编程逻辑设备 可编程逻辑阵列 可编程阵列逻辑 现场可编程门阵列

数字电子系列

数字电子系列

CPU 架构

CPU 架构

数字电子资源

数字电子 - 资源 数字电子 - 讨论


SR 触发器转换为 JK 触发器

什么是 SR 触发器?

SR 触发器 是一个简单的 1 位存储元件,具有两个输入,即 S 和 R,以及两个输出,即 Q 和 Q'。其中,S 指定设置输入,R 指定重置输入。输出 Q 是正常输出,Q' 是互补或反相输出。除了 SR 输入外,SR 触发器还具有用于触发电路的时钟输入。

SR 触发器的框图如下图 1 所示。

什么是 SR 触发器

可以使用下面给出的真值表来分析 SR 触发器的操作。

输入 输出
S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Forbidden

这里,Qn+1是下一个状态,Qn是输出的当前状态。

SR触发器的特征方程为:

$$\mathrm{Q_{n+1} \: = \: S+R'Q_{n}}$$

什么是JK触发器?

JK触发器也是一个1位存储设备,有两个输入,类似于SR触发器,但它的输入用J和K表示,而不是S和R。它有两个输出,即Q(正常输出)和Q'(反相输出)。时钟信号用于电路同步。

JK 触发器的框图如下图 2 所示。

什么是 JK 触发器

JK 触发器的操作可以通过下面给出的真值表来理解 -

输入 输出
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Toggle

JK触发器的特征方程为:

$$\mathrm{Q_{n+1}=JQ_{n}'+K'Q_{n}}$$

在讨论了SR触发器和JK触发器的基础知识之后。现在让我们讨论SR触发器到JK触发器的转换。

触发器的转换

我们可以将一种类型的触发器转换为另一种类型的触发器。触发器的转换过程涉及以下步骤-

步骤1 − 写出触发器的激励表。

步骤2 −借助卡诺图(K-map)简化激励表。

步骤3 − 绘制所需的逻辑电路图。

现在,让我们将SR触发器转换为JK触发器。

SR触发器转换为JK触发器

按照触发器转换的步骤,下面描述了SR触发器转换为JK触发器的过程。

步骤1 − SR 触发器转换为 JK 触发器的激励表如下所示 -

输入 输出的当前状态 输出的下一个状态 触发器输入
J K Qn Qn+1 S R S R
0 0 0 0 0 0 0 X
0 1
0 0 1 1 0 0 X 0
1 0
0 1 0 0 0 0 0 X
0 1
0 1 1 0 0 1 0 1
1 0 0 1 1 0 1 0
1 0 1 1 0 0 X 0
1 0
1 1 0 1 1 0 1 0
1 1 1 0 0 1 0 1

步骤 2 − 使用 K-Map − 简化输入表达式的激励

S 的 K-Map 简化为,

S 的 K-Map 简化

S = JQn'

R 的 K-map 简化为,

R 的 K-map 简化

R = KQn

步骤 3 −最后,利用SR触发器画出JK触发器的逻辑图,如下图3所示。

将SR触发器转换为JK触发器

这样,我们就可以将SR触发器转换为JK触发器了。