数字时序电路

我们在前面的章节中讨论了各种组合电路。所有这些电路都有一组输出，这些输出仅取决于当前输入的组合。下图显示了时序电路的框图。

该时序电路包含一组输入和输出。时序电路的输出不仅取决于当前输入的组合，还取决于先前的输出。先前的输出就是当前状态。因此，时序电路包含组合电路以及存储器（存储）元件。一些时序电路可能不包含组合电路，而只包含存储元件。

下表显示了组合电路和时序电路之间的差异。

时序电路的类型

以下是两种类型的时序电路 −

• 异步时序电路
• 同步时序电路

异步时序电路

如果时序电路的部分或全部输出不随时钟信号的有效转换而改变（影响），则该时序电路称为异步时序电路。这意味着，异步时序电路的所有输出不会同时改变（影响）。因此，异步时序电路的大多数输出​​不同步，要么仅与时钟信号的正沿同步，要么仅与时钟信号的负沿同步。

同步时序电路

如果时序电路的所有输出随时钟信号的有效转换而改变（影响），则该时序电路称为同步时序电路。这意味着，同步时序电路的所有输出同时改变（影响）。因此，同步时序电路的输出要么只与时钟信号的正沿同步，要么只与时钟信号的负沿同步。

时钟信号和触发

在本节中，我们将逐一讨论时钟信号和触发类型。

时钟信号

时钟信号是一种周期性信号，其开启时间和关闭时间不必相同。当时钟信号的开启时间和关闭时间相同时，我们可以将其表示为方波。下图显示了此时钟信号。

在上图中，方波被视为时钟信号。该信号在逻辑高电平（5V）保持一段时间，在逻辑低电平（0V）保持相同时间。这种模式在一段时间内重复。在这种情况下，时间周期将等于 ON 时间的两倍或 OFF 时间的两倍。

当 ON 时间和 OFF 时间不同时，我们可以将时钟信号表示为脉冲序列。下图显示了此时钟信号。

在上图中，脉冲序列被视为时钟信号。此信号在一段时间内保持逻辑高电平（5V），在另一段时间内保持逻辑低电平（0V）。此模式在一段时间内重复。在这种情况下，时间周期将等于 ON 时间和 OFF 时间的总和。

时钟信号时间周期的倒数称为时钟信号的频率。所有时序电路都使用时钟信号进行操作。因此，必须根据时钟信号频率选择时序电路的运行频率。

触发类型

以下是时序电路中可能使用的两种触发类型。

• 电平触发
• 边沿触发

电平触发

时钟信号有两种电平，即逻辑高电平和逻辑低电平。以下是两种电平触发类型。

• 正电平触发
• 负电平触发

如果时序电路在时钟信号处于逻辑高电平时运行，则该类型的触发称为正电平触发。它在下图中突出显示。

如果时序电路在时钟信号处于逻辑低电平时运行，则该类型的触发称为负电平触发。下图中突出显示了该功能。

边沿触发

时钟信号中发生两种类型的转换。这意味着，时钟信号从逻辑低电平转换为逻辑高电平或从逻辑高电平转换为逻辑低电平。

以下是基于时钟信号转换的两种边沿触发类型。

• 正边沿触发
• 负边沿触发

如果时序电路使用从逻辑低电平转换为逻辑高电平的时钟信号进行操作，则该类型的触发称为正边沿触发。它也被称为上升沿触发。如下图所示。

如果时序电路使用从逻辑高电平转换为逻辑低电平的时钟信号，则该触发类型称为负沿触发。它也被称为下降沿触发。如下图所示。

在接下来的章节中，我们将根据可用于其中的触发类型讨论各种时序电路。