数字电路 - 锁存器

根据适合操作它的触发类型，有两种类型的存储器元件。

锁存器使用使能信号操作，该信号是电平敏感的。而触发器是边缘敏感的。我们将在下一章讨论触发器。现在，让我们逐一讨论 SR 锁存器和 D 锁存器。

SR 锁存器

SR 锁存器也称为置位复位锁存器。只要使能 E 保持在"1"，此锁存器就会影响输出。 SR Latch 的电路图如下图所示。

该电路有两个输入 S 和 R，以及两个输出 Q(t) 和 Q(t)'。上部 NOR 门有两个输入 R 和当前状态的补码 Q(t)'，当启用时，E 为"1"，则产生下一个状态 Q(t+1)。

类似地，下部 NOR 门有两个输入 S 和当前状态 Q(t)，当启用时，E 为"1"，则产生下一个状态的补码 Q(t+1)'。

我们知道，当其中一个输入为"0"时，2 输入 NOR 门产生的输出是另一个输入的补码。类似地，当其中一个输入为"1"时，它会产生"0"输出。

在任何时候，这两个输入中只有其中一个应该为"1"。如果两个输入都是"1"，则下一个状态 Q(t + 1) 值未定义。

下表显示了 SR 锁存器的状态表。

因此，SR 锁存器根据输入条件执行三种类型的功能，例如保持、设置和重置。

SR 锁存器有一个缺点。那就是当输入 S 和 R 都为 1 时，无法预测下一个状态值。因此，我们可以通过 D 锁存器克服这个困难。它也被称为数据锁存器。D 锁存器的电路图如下图所示。

该电路具有单个输入 D 和两个输出 Q(t) 和 Q(t)'。通过在 S 和 R 输入之间放置一个反相器并将 D 输入连接到 S，可以从 SR 锁存器获得 D 锁存器。这意味着我们消除了 S 和 R 的组合R 的值相同。

如果 D = 0 → S = 0 & R = 1，则下一个状态 Q(t + 1) 将等于"0"，无论当前状态 Q(t) 的值如何。这对应于 SR Latch 状态表的第二行。
如果 D = 1 → S = 1 & R = 0，则下一个状态 Q(t + 1) 将等于"1"，无论当前状态 Q(t) 的值如何。这对应于 SR Latch 状态表的第三行。

下表显示了 D 闩锁的状态表。

D	Q(t + 1)
0	0
1	1

因此，D 锁存器保存数据输入 D 上可用的信息。这意味着只要使能为高，D 锁存器的输出就会对输入 D 的变化敏感。

在本章中，我们通过提供 NOR 门之间的交叉耦合实现了各种锁存器。同样，您可以使用 NAND 门实现这些锁存器。