微处理器 - 8086 引脚配置

8086 是第一款采用 40 引脚 DIP（双列直插式封装）芯片的 16 位微处理器。现在让我们详细讨论 8086 微处理器的引脚配置。

8086 引脚图

这是 8086 微处理器的引脚图 −

现在让我们详细讨论信号 −

电源和频率信号

它在 V_CC 引脚 40 使用 5V DC 电源，并在 V_SS 引脚 1 和 20 使用接地进行操作。

时钟信号

时钟信号通过引脚 19 提供。它为处理器提供操作时间。其频率因版本不同而不同，即 5MHz、8MHz 和 10MHz。

地址/数据总线

AD0-AD15。这些是 16 个地址/数据总线。AD0-AD7 承载低位字节数据，AD8AD15 承载高位字节数据。在第一个时钟周期内，它承载 16 位地址，之后承载 16 位数据。

地址/状态总线

A16-A19/S3-S6。这些是 4 个地址/状态总线。在第一个时钟周期内，它承载 4 位地址，之后承载状态信号。

S7/BHE

BHE 代表总线高电平使能。它位于引脚 34 处，用于指示使用数据总线 D8-D15 传输数据。此信号在第一个时钟周期内为低，此后为活动状态。

Read($\overline{RD}$)

它在引脚 32 处可用，用于读取读取操作的读取信号。

Ready

它在引脚 22 处可用。它是来自 I/O 设备的确认信号，表示数据已传输。它是一个高电平有效信号。当它为高电平时，表示设备已准备好传输数据。当它为低电平时，表示等待状态。

RESET

它在引脚 21 处可用，用于重新启动执行。它使处理器立即终止其当前活动。此信号在前 4 个时钟周期内为高电平有效，以重置微处理器。

INTR

它在引脚 18 处可用。它是一个中断请求信号，在每个指令的最后一个时钟周期内进行采样，以确定处理器是否将其视为中断。

NMI

它代表不可屏蔽中断，在引脚 17 处可用。它是一个边缘触发输入，可向微处理器发出中断请求。

$\overline{TEST}$

此信号类似于等待状态，在引脚 23 处可用。当此信号为高电平时，处理器必须等待 IDLE 状态，否则执行将继续。

MN/$\overline{MX}$

它代表最小/最大，在引脚 33 处可用。它指示处理器将在哪种模式下运行；当它为高电平时，它工作在最小模式，反之亦然。

INTA

它是一个中断确认信号，在引脚 24 处可用。当微处理器接收到此信号时，它会确认中断。

ALE

它代表地址使能锁存器，在引脚 25 处可用。每次处理器开始任何操作时都会产生一个正脉冲。此信号表示地址/数据线上有效地址的可用性。

DEN

它代表数据启用，位于引脚 26。它用于启用收发器 8286。收发器是一种用于将数据与地址/数据总线分离的设备。

DT/R

它代表数据发送/接收信号，位于引脚 27。它决定数据流经收发器的方向。当它为高电平时，数据被发送出去，反之亦然。

M/IO

此信号用于区分内存和 I/O 操作。当它为高电平时，表示 I/O 操作，当它为低电平时，表示内存操作。它在引脚 28 处可用。

WR

它代表写入信号，在引脚 29 处可用。它用于根据 M/IO 信号的状态将数据写入内存或输出设备。

HLDA

它代表保持确认信号，在引脚 30 处可用。此信号确认 HOLD 信号。

HOLD

此信号向处理器指示外部设备正在请求访问地址/数据总线。它在引脚 31 处可用。

QS₁ 和 QS₀

这些是队列状态信号，在引脚 24 和 25 处可用。这些信号提供指令队列的状态。它们的条件如下表所示 −

S₀、S₁、S₂

这些是提供操作状态的状态信号，总线控制器 8288 使用这些信号生成内存和 I/O 控制信号。这些信号在引脚 26、27 和 28 处可用。下表显示了它们的状态 −

LOCK

当此信号处于活动状态时，它会指示其他处理器不要要求 CPU 离开系统总线。它使用任何指令上的 LOCK 前缀激活，并在引脚 29 处可用。

RQ/GT₁ 和 RQ/GT₀

这些是其他处理器使用的请求/授予信号，用于请求 CPU 释放系统总线。当 CPU 收到信号时，它会发送确认。RQ/GT₀ 的优先级高于 RQ/GT₁。